串行器，解串行器（串行编码器什么意思）

谁来告诉我一下 串行器/解串器 是做什么用的？？？

其实就是一个串并转换器，一个并串转换器。如果有帮助请采纳，或者点击右上角满意，谢谢！

SGMII和SERDES 这两个是什么，物理上是一样吗，请指教 ，多谢啦

1.前者是以太网MAC和PHY(单工)之间的媒体接口，而后者是通用可编程串行接口(双工)。2.serdes是差分输出输入，各有一对差分线路。SGMII只是一个普通的高速串行信号，SGMII串行千兆介质独立接口。3.SGMII是PHY和MAC之间的接口，它类似于GMII和RGMII，只是GMII和RGMII是并行的，它们需要一个通道时钟。PCB布线比较麻烦，不适合背板应用。虽然SGMII是串行的，但不需要提供另一个时钟。麦克和PHY都需要CDR来恢复时钟。另外SGMII采用8B/10b编码，速率为1.25G 4。Serdes通常集成在高端FPGA或专用串行器/解串器IC上。通用，如PCI-E、SATA等。差动结构更稳定，当然规格不同最大速率也不同。Lattice的FPGA EPC3是4路serdes 3.25G.扩展信息：SERDES是英文SERializer /DESerializer的缩写。它是一种时分复用(TDM)，点对点的通信技术，即在发送端将多路低速并行信号转换成高速串行信号，然后将高速串行信号经过传输介质(光缆或铜线)后在接收端转换成低速并行信号。这种点对点的串行通信技术充分利用了传输介质的通道容量，减少了传输通道和设备引脚的数量，从而大大降低了通信成本。SERDES主要由物理媒体相关(PMD)子层、物理媒体附加(PMA)子层和物理编码子层(PCS)组成。PMD是负责串行信号传输的电气模块。PMA负责序列化/反序列化，PCS负责数据流编码/解码。PCS之上是上层功能。对于FPGA的SERDES，PCS提供了ASIC块和FPGA之间的接口边界。以太网是使用最广泛的通信协议。以太网的数据传输速率从10 Mbps发展到100 Mbps，再到1千兆(1000 Mbps)，再到几千兆的范围：10 Gbps，40 Gbps，100 Gbps。随着数据传输速率的发展，链路也从并行接口(MII、GMII)发展到串行链路(GE、SGMII、XAUI等)。).参考来源：百度百科——serdes

求文档： 基于FPGA的高速LVDS串行器和解串器设计

Xilinx有免费的IP和设计。可以在他们的网站上找到。它基于斯巴达III系列。其中一个使用过采样时钟实现同步的模块非常独特。它利用时钟的不同位置产生不同值的原理来估计正确的采样位置，然后为PLL模块设计合适的相位偏移值。